• Zusammenschluss von Datenbus, Adressbus und Steuerbus zur Kommunikation der CPU mit Speicher und Peripherie.

• Funktion: Bidirektionale Datenübertragung zwischen CPU, Speicher und Peripherie.
• Breite: Abhängig von der Datenwortbreite der CPU (8, 16, 32 oder 64 Bit).
• Bidirektional (CPU ↔ Speicher/Peripheriegeräte).

• Funktion: Überträgt Speicheradressen unidirektional.
• Breite: Bestimmt, wie viel Speicher direkt adressierbar ist. Abhängig von der CPU-Architektur (z. B. 16, 32 oder 64 Bit)
• Steuerung: Vom Master (CPU) gesteuert.
• Unidirektional (CPU → Speicher/Peripheriegeräte).

• Funktion: Steuerung des Busverkehrs, Lesen/Schreiben von RAM, Ein-/Ausgabe, Interrupts.
• Beinhaltet auch Leitungen für Taktung und Zugriffskontrolle.
• Bidirektional (CPU ↔ Speicher/Peripheriegeräte).

Der Zusammenhang ist direkt mathematisch und sehr wichtig für das Verständnis von Speicheradressen:

Die Adressbusbreite gibt an, wie viele Bits zur Adressierung von Speicherzellen zur Verfügung stehen. Mit n Adressleitungen können 2ⁿ unterschiedliche Adressen erzeugt werden.

Jede Adresse zeigt dabei genau auf eine Speicherzelle (meist 1 Byte pro Adresse).

[ \text{Anzahl der adressierbaren Speicherzellen} = 2^{\text{Adressbusbreite (in Bit)}} ]

[ 2^8 = 256 \text{ Speicherzellen} ]

[ 2^{16} = 65.536 \text{ Speicherzellen} ]

[ 2^{32} = 4.294.967.296 \text{ Speicherzellen} = 4,GB ]

[ 2^{64} \approx 1,84 \times 10^{19} \text{ Speicherzellen} ] (Üblich: Systeme nutzen nicht die volle 64-Bit-Adressierung.)

Jede Adressleitung kann 0 oder 1 sein. Mit n Leitungen entsteht so eine Binärzahl aus n Bits → ergibt 2ⁿ Kombinationen, also 2ⁿ Adressen.

Je breiter der Adressbus, desto mehr Speicherzellen können eindeutig adressiert werden.