Differences

This shows you the differences between two versions of the page.

--- hardware:bussystem [2025/11/23 14:55] – swe
+++ hardware:bussystem [2025/12/20 14:53] (current) – external edit 127.0.0.1
@@ Line 1: / Line 1: @@
-{{ :hardware:von-neumann-bekannt.drawio.svg?300 |}}
+# Bus (Binary Unit System)
----
-{{ :hardware:von-neumann-5-komponenten.drawio.svg?300 |}}
+{{:hardware:bussystem.drawio.svg?800}}
+### Systembus – Prinzip
+* Zusammenschluss von **Datenbus**, **Adressbus** und **Steuerbus** zur Kommunikation der CPU mit Speicher und Peripherie.
 ## Vergleich: Datenbus, Adressbus und Steuerbus
+### Datenbus (Data Bus)
+* **Funktion:** Bidirektionale Datenübertragung zwischen CPU, Speicher und Peripherie.
+* **Breite:** Abhängig von der Datenwortbreite der CPU (8, 16, 32 oder 64 Bit).
+*  Bidirektional (CPU ↔ Speicher/Peripheriegeräte).
+### Adressbus (Address Bus)
+* **Funktion:** Überträgt Speicheradressen unidirektional.
+* **Breite:** Bestimmt, wie viel Speicher direkt adressierbar ist. Abhängig von der CPU-Architektur (z. B. 16, 32 oder 64 Bit)
+* **Steuerung:** Vom Master (CPU) gesteuert.
+* Unidirektional (CPU → Speicher/Peripheriegeräte).
+{{:hardware:von-neumann-datenbus-kernspeicher.svg?800}}
+### Steuerbus (Control Bus)
-| **Bus-Typ**   | **Funktion**                                                                                     | **Richtung**                                                                                     | **Breite**                                                                                     | **Zusätzliche Informationen**                                                                                     |
+* **Funktion:** Steuerung des Busverkehrs, Lesen/Schreiben von RAM, Ein-/Ausgabe, Interrupts.
-|---------------|-------------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------|
+* Beinhaltet auch Leitungen für Taktung und Zugriffskontrolle.
-| **Datenbus**  | Bidirektionale, parallele Datenübertragung zwischen CPU, Hardware-Komponenten, Speicher und Peripheriegeräten. | Bidirektional (CPU ↔ Speicher/Peripheriegeräte).                                               | Abhängig von der CPU-Architektur (z. B. 8, 16, 32 oder 64 Bit).                                | Die Datenbus-Breite bestimmt, wie viele Bits gleichzeitig übertragen werden können.                            |
+* Bidirektional (CPU ↔ Speicher/Peripheriegeräte).
-| **Adressbus** | Übertragung von Speicheradressen, um Speicherzellen oder Peripheriegeräte unidirektional anzusprechen.         | Unidirektional (CPU → Speicher/Peripheriegeräte).                                              | Abhängig von der CPU-Architektur (z. B. 16, 32 oder 64 Bit).                                  | Die Busbreite bestimmt, wie viele Speicherzellen direkt adressiert werden können.                              |
-| **Steuerbus** | Bidirektionale Steuerung des Daten- und Adressbusses durch Signale wie Lese-, Schreib- und Interruptsignale.   | Bidirektional (CPU ↔ Speicher/Peripheriegeräte).                                               | Abhängig von der Anzahl der Steuerleitungen.                                                   | Signale steuern den Datenfluss und die Synchronisation zwischen CPU und anderen Komponenten.                  |
-{{ :hardware:bussystem.drawio.svg |}}